利用Codasip的高度自动化的处理器IP生成技术,将您真正独特的处理应用程序快速,轻松地带入生活。 我们全面的设计和自定义工具套件科达希普Studio可帮助您在几天之内完成使用传统方法可能要花费数月的时间。

快速设计修饰您的专属IP


科达希普Studio管理您的处理器设计项目的各个方面,从实现到验证,编程,仿真和调试。 基于Eclipse环境,它是众所周知的,并且可由硬件和软件开发团队轻松使用。 先进的性能分析和调试使您容易理解设计并准确获得所需的结果。

科达希普提供您两种让您可以打造专属于您独特应用的处理器的方式。

從現有核心修改

使用我们经过验证的RISC-V处理器核心作为您设计的基础进行修改,扩充等。我们所提供的核心为是以CodAL语言(科达希普研发之高阶语言,语法非常接近C语言)描述,因此比起硬体描述语言(HDL)更浅显易懂,也使开发者能更轻松地完成处理器核心之设计或更改。

從零開始建立起

您可以从指令精确模型(Instruction Accurate model,简称IA model)着手,定义您的指令集架构与设计一个功能性描述的处理器电路模型,便可一键生成与您处理器相对应,所有必要的软件开发工具包(SDK)。

接着建立您的周期准确模型(Cycle Accurate model,简称CA model),根据您的需求(性能,功耗,面积等)设计微架构,或者加入流水线等结构,便完成硬件核心之设计。


业界标准的开发工具


我们提供的开发环境和生成的软体开发工具套件(SDK)是基于迅速成长的开源生态,如LLVM编译器框架和GNU工具链之上。这确保了我们的解决方案能利用层技术的快速改进的优势,也供客户能弹性将需增强的功能集成到生成的工具中,从而实现轻松可再分发的工具套件。



自动生成高效能RTL电路


在我们提供的IDE内自动生成的可合成RTL程式码(能以Verilog,VHDL, SystemVerilog等语言生成),已针对专用集成电路(ASIC)或FPGA等应用进行了优化。无论在内部或客户性能测试报告中皆显示,自动生成的RTL程式码与一般手写程式性能相当或更高。
而且,由Codasip Studio制作的RTL是干净的并且易于阅读。

可靠的验证


我们强大的验证方法结合了标准化方法,模拟和静态检查,可确保可靠的结果。 科达希普Studio自动生成一个UVM环境,该环境允许对照正确的指令参考模型检查为处理器生成的RTL。 提供了多种模型格式,以确保您在验证的每个步骤中都能在可行性和性能之间达到最佳平衡。

“ 科达希普使我们能够灵活地创建真正独特的RISC-V处理器,以满足我们的需求。这节省了我们从头开始构建自己的处理器的工作,并使我们能够专注于产品开发的其他关键领域。”Ty Garibay, VP of Hardware Engineering, Mythic

获取科达希普Studio

我们遍布全球的销售团队将很高兴为您提供这种独特而全面的工具。从今天开始创新!