Codasip RISC-V
处理器

CODASIP RISC-V处理器

我们的处理器核心基于RISC-V®开源指令集架构构建,并在Codasip Studio™中实现。这意味着我们既可以使用传统的授权模式提供(如RTL,测试平台和SDK),也可以通过授权CodAL™代码来创建核心。如果您获得CodAL的授权许可,则可以使用该核心作为快速起点,利用独特的Codasip Studio工具集进行自定义设计。

“带有定制DSP扩展功能的RISC-V指令集提供了我们所需的性能,同时将硅面积保持在最小。一流的Codasip Studio开发工具使我们能够对软件进行配置,并为我们的应用找到最佳的指令集。

Jin Park, CTO, 韩国动运科技

“The RISC-V instruction set with custom DSP extensions delivers the performance we require while keeping silicon area to a minimum. The best-in-class Codasip Studio development tools enable us to profile our software and find an optimal set of instructions for our application.”
Jin Park, CTO, Dongwoon Anatech

Codasip RISC-V处理器概览

Codasip提供三个处理器系列:

  • 小型节能低功耗嵌入式核心
  • 功能更强大的高性能嵌入式核心
  • 运行Linux的先进应用程序核心

在每个系列中,您都可以根据微体系结构的复杂性从多个系列中进行选择。

所有的核心都是完全可定制的,并且可以适应项目的独特需求。

 

Image

选择您的Codasip RISC-V处理器

X = 64位, F = 浮点单元, P = RISC-V P Packed SIMD 扩展, MP = 多处理

核心家族

  • 标准RISC-V 调试
  • JTAG (4针/2针)
  • 压缩指令
  • AMBA 总线协议

低功耗嵌入式

  • 32-位
  • 高达128 个中断

高性能嵌入式

  • 64-位
  • 高达256个中断

应用核心

  • 64-位
  • 浮点单元
  • Linux 兼容:
    • RV64GC ISA
    • 原子指令
    • 内存管理单元
    • 管理员权限模式
  • 多处理器选项
Image
  • 7–9级流水线
  • IMC 指令集
  • 32 位寄存器
  • 分支预测器
  • 并行乘法器
 
 

Codasip A70X
Codasip A70XP
Codasip A70X-MP
Codasip A70XP-MP

Image
  • 5级流水线
  • IMC 指令集
  • 32 位寄存器
  • 分支预测器
  • 并行乘法器

Codasip L50
Codasip L50F

Codasip H50X
Codasip H50XF

 
Image
  • 3–4级流水线
  • IMC 指令集
  • 32 位寄存器
  • 并行乘法器

Codasip L30
Codasip L30F

 
 
Image
  • 3级流水线
  • EMC 指令集
  • 16 位寄存器
  • 顺序乘法器
Codasip L10
 
 

选择您的Codasip RISC-V处理器

FPGA 评估平台

如果您想评估一个Codasip RISC-V核心,则可以使用Codasip的FPGA评估平台。 Codasip将为您提供一个评估套件,该套件包括FPGA比特流,SDK和CodeSpace以及手把手的快速入门指南。保证您可在15分钟内启动并运行第一个C程序。

请注意,在您获得该评估包之前需要签署一份评估协议!请与我们联系以获取更多信息。

基于AHB的Codasip嵌入式处理器评估平台以经济实惠的Digilent Nexys A7 FPGA开发板为目标,适用于低功耗,高性能的嵌入式内核,如Codasip L30, L50, 和H50X等。它可以用于评估带有裸机软件或RTOS(如开源实时操作系统RTOS)的系统。

联系我们获取Codasip RISC-V处理器

    请注意,此表格中的所有字段均为必填项。

    基于反垃圾邮件保护,做个数学题吧: 12 + = 16