RISC-V 处理器


Codasip的RISC-V处理器(Bk系列)凭借RISC-V指令集架构可自由扩充的特性,善用了丰富的开源软件和硬件生态系统,并且保留了所有Codasip核心产品的灵活性及可延伸性。您还可以随新内核一起获得有用的CodeSpace IDE。

立即获取

经验证的处理器硬体实现


目前Codasip提供以下RISC-V 处理器核心: Bk3 核心, Bk5 核心,Bk7核心(依序为采用3级,5级,与7级流水线微架构)。皆符合当今RISC-V 规格且可完全客制化

  • Bk3 pipeline

    Bk3 pipeline

  • Bk5 pipeline

    Bk5 pipeline

  • Bk7 pipeline

    Bk7 pipeline

除基本指令集外,所有Bk系列处理器核心亦支援各项RISC-V的标准扩充,供客户任意配置。
您只要依照您的需求,几分钟的时间便能完成启用或停用这些可选指令层的设定。

 

Bk3

Bk5

Bk5-64

Bk7

Base Integer ISA

RV32E/I

RV32I

RV64I

RV64I

Compressed ISA “C”

可选

可选

可选

Floating Point “F” Single Precision

可选

可选

可选

可选

Floating Point “D” Double Precision

可选

可选

可选

Multiplication and Division “M”

可选 (串行/并行)

并行

并行

并行

Privilege mode

M + U

M + U

M + U

M + S + U

Memory protection

可选PMP (8/16)

可选PMP (8/16)

可选PMP (8/16)

MMU

Tightly coupled memory (instruction, data)

可选

可选

可选

快来了

中断处理器

Branch predictor

JTAG & RISC-V Debug Support (4pin/2pin)

Bk3

  • Base Integer ISA: RV32E/I
  • Compressed ISA “C”: 可选
  • Floating Point “F” Single Precision: 可选
  • Floating Point “D” Double Precision: N/A
  • Multiplication and Division “M”:可选(串行/并行)
  • Privilege mode: M + U
  • Memory protection: 可选PMP (8/16)
  • Tightly coupled memory (instruction, data): 可选
  • Interrupt support
  • Branch predictor
  • JTAG & RISC-V Debug Support (4pin/2pin)

Bk5

  • Base Integer ISA: RV32I
  • Compressed ISA “C”: 可选
  • Floating Point “F” Single Precision: 可选
  • Floating Point “D” Double Precision: 可选
  • 整数乘除法标准扩充”M”: 并行
  • Privilege mode: M + U
  • Memory protection: 可选PMP (8/16)
  • Tightly coupled memory (instruction, data): 可选
  • Interrupt support
  • Branch predictor
  • JTAG & RISC-V Debug Support (4pin/2pin)

Bk5-64

  • Base Integer ISA: RV64I
  • Compressed ISA “C”: 可选
  • Floating Point “F” Single Precision: 可选
  • Floating Point “D” Double Precision: 可选
  • 整数乘除法标准扩充”M”: 并行
  • Privilege mode: M + U
  • Memory protection: 可选PMP (8/16)
  • Tightly coupled memory (instruction, data): 可选
  • Interrupt support
  • Branch predictor
  • JTAG & RISC-V Debug Support (4pin/2pin)

Bk7

  • Base Integer ISA: RV64I
  • Compressed ISA “C”
  • Floating Point “F” Single Precision: 可选
  • Floating Point “D” Double Precision: 可选
  • 整数乘除法标准扩充”M”: 并行
  • Privilege mode: M + S + U
  • Memory protection: MMU
  • Tightly coupled memory (instruction, data): 快来了
  • Interrupt support
  • Branch predictor
  • JTAG & RISC-V Debug Support (4pin/2pin)

完全客制化


您的应用程序是独一无二的, 为什么您的处理器不是?
所有Codasip Bk内核均可根据您独特的应用,需求进行完全客制化。您可以透过我们提供的标准交付流程之一环中进行订制修改,亦可以由您自己的开发人员使用我们独特的IP开发环境IDE Codasip Studio 变更设计。

您需要单周期的乘积累加运算,或是专用加密功能,甚至支援非标准的资料类型的处理器吗?没问题! RISC-V 指令集架构具开放,可扩展的优点,订制后的处理器核心仍然符合RISC-V规范,因此确保了与其他搭载多元应用的软件之系统相容性。

由最先进的商业软体开发套件支援


我们的Bk系列处理器核心产品由业界领先,基于LLVM,GNU和其他开源标准之软体开发套件所支持,针对您独特的处理器配置进行优化,提供产品全面的支援。

Codasip CodeSpace


要为新内核编写软件,可以使用Codasip CodeSpace工具。该固件开发环境基于开放的Eclipse框架,可以单独购买。它是用于代码编辑,编译,分析和调试的便捷独立工具。

由最先进的商业软体开发套件支援


我们的Bk系列处理器核心产品由业界领先,基于LLVM,GNU和其他开源标准之软体开发套件所支持,针对您独特的处理器配置进行优化,提供产品全面的支援。

精简,开源,可扩充,业界支持


Codasip很荣幸能成为RISC-V基金会的创始成员,加入谷歌(Google),甲骨文(Oracle),惠普(HP),AMD,Nvidia等业界巨擘的行列。

RISC-V的强大之处在于它定义了一个有助于茁壮硬件和软件生态系统发展的指令集架构,并允许每个供应商提供自己高价值的独特研发。

“ Codasip和RISC-V发挥了应用程序定制的所有优势,不但具备ARM现有设计的稳定性和可预测性,更数量级的提升了处理器效能。”Derek Atkins, CTO, SecureRF

获取您的Bk处理器

我们遍布全球的销售团队将竭诚为您提供帮助,并推荐最佳的RISC-V内核。立即获取报价!