Die RISC-V-basierten Prozessoren (Bk) von Codasip nutzen das reiche Netzwerk an Soft- und Hardware, das vom erweiterbaren RISC-V-Befehlssatzarchitektur-(ISA)-Standard ermöglicht wird, während gleichzeitig die unglaubliche Flexibiltät aller von Codasip hergestellten Kerne erhalten bleibt.

Get yours now

Bewährte Prozessor-Implementierungen


Codasip bietet gegenwärtig folgende Basisversionen der RISC-V-Architektur an: mit 3-stufiger, 5-stufiger und 7-stufiger Pipeline. Alle sind mit der RISC-V-Spezifikation kompatible und vollständig kundenspezifisch anpassbar.

  • Bk3 pipeline

  • Bk5 pipeline

  • Bk7 pipeline

Zusätzlich zur Basis-Prozessor-Implementierung stellt Codasip auch Standard-Support für optionale Instruktions-Layers, wie von der aktuellen RISC-V-Spezifikation definiert, bereit.

 

Bk3

Bk5

Bk5-64

Bk7

Base-Integer-ISA

RV32E/I

RV32I

RV64I

RV64I

Compressed ISA „C“

Optional

Optional

Optional

Floating Point „F“ Single Precision

Optional

Optional

Optional

Optional

Floating Point „D“ Double Precision

Optional

Optional

Optional

Multiplikation und Division „M“

Optional
(sequenziell/parallel)

Parallel

Parallel

Parallel

Privilege mode

M + U

M + U

M + U

M + S + U

Memory protection

Optional PMP
(8/16 regions)

Optional PMP
(8/16 regions)

Optional PMP
(8/16 regions)

MMU

Tightly coupled memory (instruction, data)

Optional

Optional

Optional

Coming soon

Interrupt-Unterstützung

Branch predictor

JTAG & RISC-V Debug Support (4pin/2pin)

Bk3

  • Base-Integer-ISA: RV32E/I
  • Komprimierte ISA: Optional
  • Floating Point “F” Single Precision: Optional
  • Floating Point “D” Double Precision: N/A
  • Multiplikation und Division „M“: Optional (sequenziell/parallel)
  • Privilege mode: M + U
  • Memory protection: Optional PMP (8/16 regions)
  • Tightly coupled memory (instruction, data): Optional
  • Interrupt-Support
  • Jump-Prädiktor
  • JTAG-Debug-Support

Bk5

  • Base-Integer-ISA: RV32I
  • Komprimierte ISA: Optional
  • Floating Point “F” Single Precision: Optional
  • Floating Point “D” Double Precision: Optional
  • Multiplikation und Division „M“: Parallel
  • Privilege mode: M + U
  • Memory protection: Optional PMP (8/16 regions)
  • Tightly coupled memory (instruction, data): Optional
  • Interrupt-Support
  • Jump-Prädiktor
  • JTAG-Debug-Support

Bk5-64

  • Base-Integer-ISA: RV64I
  • Komprimierte ISA: Optional
  • Floating Point “F” Single Precision: Optional
  • Floating Point “D” Double Precision: Optional
  • Multiplikation und Division „M“: Parallel
  • Privilege mode: M + U
  • Memory protection: Optional PMP (8/16 regions)
  • Tightly coupled memory (instruction, data): Optional
  • Interrupt-Support
  • Jump-Prädiktor
  • JTAG-Debug-Support

Bk7

  • Base-Integer-ISA: RV64I
  • Compressed ISA “C”
  • Floating Point “F” Single Precision: Optional
  • Floating Point “D” Double Precision: Optional
  • Multiplikation und Division „M“: Parallel
  • Privilege mode: M + S + U
  • Memory protection: MMU
  • Tightly coupled memory (instruction, data): Coming soon
  • Interrupt-Support
  • Jump-Prädiktor
  • JTAG-Debug-Support

Vollständig kundenspezifisch anpassbar


Alle Codasip-Bk-Kerne können vollständig an die Bedürfnisse Ihres Designs angepasst werden. Änderungen können sowohl von Codasip im Rahmen des Standard-Leistungsumfangs als auch von Ihren eigenen Entwickler unter Verwendung unseres einzigartigen IP-Generation-Toolkits (Codasip Studio) vorgenommen werden.

Benötigen Sie einen Single-Cycle-MAC, spezielle Crypto-Funktionen oder Support für Datentypen, die nicht standardisiert sind? Kein Problem. Und was noch besser ist – dank der erweiterbaren Natur der RISC-V ISA bleiben alle maßgeschneiderten Kerne RISC-V-kompatibel und ermöglichen Ihnen die Nutzung des wachsenden SW-Netzwerks.

Modernster, gewerblicher SDK-Unterstützung


The Bk cores are supported by industry-leading SDK that is based on LLVM, GNU and other open standards, but is optimized for your unique processor configuration and backed by Codasip’s professional support.

Codasip CodeSpace


To write software for your new core, you can use Codasip CodeSpace. This firmware development environment is based on the open Eclipse framework and can be purchased separately. It is a convenient standalone tool for code editing, compiling, profiling, and debugging.

Modernster, gewerblicher SDK-Unterstützung


Die Bk-Kerne werden von einem industrieweit führenden SDK unterstützt, das auf LLVM, GNU und anderen offenen Standards basiert, aber für Ihre einzigartige Prozessorkonfiguration optimiert wurde und durch Codasips umfassenden Support gesichert wird..

Offen, erweiterungsfähig, branchengestützt


Codasip ist stolz darauf, ein Gründungsmitglied der RISC-V Foundation zu sein, der auch industrieweit führende Unternehmen wie Google, Oracle, HP, AMD, Nvidia und viele andere beigetreten sind.

Die Stärke von RISC-V liegt darin, dass es eine ISA definiert, die bei der Entwicklung eines gesunden Hard- und Software-Netzwerks hilft und jedem Verkäufer ermöglicht, eigene, einmalige Werte zu liefern.

„Codasip und RISC-V unterstützen die Vorteile der kundenspezifischen Anpassung einer Applikation mit der Stabilität und Planbarkeit von serienmäßig produzierten ARM-Designs, während eine Verbesserung um Größenordnungen bereitgestellt wird.“Derek Atkins, CTO, SecureRF

Get your Bk processor

Our worldwide Sales team will be happy to help and recommend the best RISC-V core to fit your needs. Get your quote today!