创建全新处理器

从零开始设计

需要独一无二的设计?优化现有的内核并不能解决问题的!动手设计自定义指令集和微架构,从未如此简单!
Image

创建处理器

从头开始的最佳时机?

如果经过定制的现成处理器IP核不能满足要求,那么最佳方案便是从零开始设计指令集和微架构!如果32位或64位是您的起点,那么便从相应的RISC-V基本整数ISA架构开始。然而如果您需要8位或16位的操作,那么我们的合作才刚刚开始!

Image

基本要求

指令集和微架构

无论是创建RISC-V、VLIW、DSP或其他类型处理器,定义和完善指令集是开始,其后是开发微架构。为了优化指令集,分析计划运行的代表性软件是重中之重,从而确保ISA的最佳性能!

Codasip Studio™工具集

智能快速的设计方式!

Codasip Studio 使您能够在SDK和HDK 循环下开发ISA架构:

Image

使用CodAL™ 语言定义架构资源和ISA(基于RISC-V抑或是从零开始)

Image

 SDK自动生成

Image

编译,运行和分析应用软件。Codasip Studio支持HW/SW协同模拟,使您可以逐步检查软件并观察CodAL的运行情况。

Image

分析结果结束以后,可以更新ISA并再次执行循环,直至得到精确指令IA的满意描述。

Image

在IA稳定之后, 可以继续利用CodAL定义微架构.

Image

HDK自动生成.

Image

使用循环精确(CA)模拟器或RTL模拟器或FPGA原型运行软件。根据分析的情况对微体系结构进行微调。作为HDK的一部分,您可以从CodAL CA描述生成RTL、测试台和UVM环境。

Image

严格的验证更为容易

对生成的RTL是否与黄金IA引用匹配验证是最后一步。处理器验证可能是设计周期中最重要的部分,Codasip Studio工具集确保了效率。UVM环境采用功能性覆盖点生成,同时还自动生成随机汇编程序,以确保高代码覆盖率。